August 2003
Advance Information
g38g82g83g92g85g76g74g75g87g3g139g3g36g79g79g76g68g81g70g72g3g54g72g80g76g70g82g81g71g88g70g87g82g85g17g3g36g79g79g3g85g76g74g75g87g86g3g85g72g86g72g85g89g72g71g17
g138
AS80SSTVF16859
8/6/03; v.0.10 Alliance Semiconductor P. 1 of 13
DDR 13-Bit to 26-Bit Registered Buffer
PulseC re
Features
• Differential clock signals
• Meets SSTL_2 class II specifications on outputs
• Low voltage operation – V
DD
= 2.3 V to 2.7 V
• Available in 64-pin TSSOP and 56-pin VFQFN
packages (MLF2)
Recommended Applications
• DDR memory modules: PC1600, PC2100,
PC2700, AND PC3200
• Provides complete DDR DIMM logic solution with
PCV857
• SSTL_2-compatible data registers
Pin Configurations
CLK
R
D1
RESETB
CLKB
D1
CLK
VREF
To 12 other channels
Q1A
Q1B
Q13A
Q12A
Q11A
Q10A
Q9A
VDDQ
GND
Q8A
Q7A
Q6A
Q5A
Q4A
Q3A
Q2A
GND
Q1A
Q13B
VDDQ
Q12B
Q11B
Q10B
Q9B
Q8B
Q7B
VDDQ
GND
D13
D12
VDD
VDDQ
GND
D11
D10
D9
GND
D8
D7
RESETB
GND
CLKB
CLK
VDDQ
VDD
VREF
D6
GND
D5
D4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
Q6B
GND
VDDQ
Q5B
Q4B
Q3B
Q2B
Q1B
26
27
28
29
30
31
32
25
D3
GND
VDDQ
VDD
D2
D1
GND
VDDQ
39
38
37
36
35
34
33
40
Q7A
Q6A
Q5A
Q4A
Q3A
Q2A
Q1A
Q13B
VDDQ
Q12B
Q11B
Q10B
Q9B
Q8B
D10
D9
D8
D7
RESETB
GND
CLKB
CLK
VDDQ
VDD
VREF
D6
D5
D4
Q7
B
Q6
B
VD
D
Q
Q5
B
Q4
B
Q3
B
Q2
B
Q1
B
VDDQ
D1 D2
VDD
VD
D
Q
D3
Q8
A
VDDQ Q9
A
Q1
0A
Q1
1A
Q1
2A
Q1
3A
VDDQ GN
D
D1
3
D1
2
VDD VDDQ D1
1
1
14 29
42
56 43
15 28
56-Pin VFQFN (MLF2)
64-Pin TSSOP
6.10 mm body, 0.50 mm pitch
Block Diagram
AS80SSTVF16859









AS80SSTVF16859